ПРЯМОЙ ЦИФРОВОЙ СИНТЕЗ (DDS)

Частотные синтезаторы используется для генерации некоторого множества частот на одном или большем числе опорных частот. Эти устройства используются в течение десятилетий, особенно в коммуникационных системах. Многие из них основаны на переключении и смешивании частотных выходов от группы кварцевых генераторов. В основе других лежат известные методы использования цепей с фазовой автоподстройкой частоты (ФАПЧ, PLL).

Опорная фиксированная частота подается на один из входов компаратора фазы. Другой вход компаратора фазы подключается к делителю частоты на N, на который, в свою очередь, подается сигнал от генератора, управляемого напряжением (ГУН, VCO). Наличие отрицательной обратной связи приводит к тому, что сигнал на выходе фильтра, включенного в контур обратной связи, принимает такое значение, которое делает выходную частоту ГУН (VCO) равной N-кратной опорной частоте. Постоянная времени контура обратной связи зависит от характеристик фильтра в контуре. При проектировании ФАПЧ часто приходится идти на компромиссы между фазовым шумом, скоростью подстройки, разрешающей способностью по частоте и т.д.

В этой упрощенной модели, стабильный генератор тактового сигнала управляет программируемым ПЗУ (PROM), который хранит один или большее целое число циклов синусоидального сигнала (или другого сигнала произвольной формы). По мере того, как адресный счетчик проходит через каждую ячейку памяти, соответствующая цифровая амплитуда сигнала из каждой ячейки подается на ЦАП, который, в свою очередь, воспроизводит аналоговый выходной сигнал. Спектральная чистота конечного аналогового выходного сигнала определяется, прежде всего, ЦАП.

Основная проблема этой простой DDS-системы состоит в том, что выходная частота может быть изменена только путем изменения частоты задающего генератора или посредством перепрограммирования ПЗУ, что делает систему весьма негибкой. На практике DDS-система осуществляет эту основную функцию намного более гибким и эффективным способом, используя цифровую схему, называемую генератором с цифровым управлением (Numerically Controlled Oscillator, NCO).

Усеченное значение выходного сигнала сумматора фазы служит адресом для таблицы задания синуса (или косинуса). Каждый адрес в таблице соответствует точке синусоидального сигнала с фазой от 0° до 360°. Таблица поиска содержит информацию, соответствующую цифровой амплитуде для одного полного цикла синусоидального сигнала (в действительности, требуются только данные для 90°, потому что данные о квадранте содержатся в двух старших значащих разрядах). Таким образом, таблица отображает фазу синусоидального сигнала сумматора фазы в виде значения цифровой амплитуды, которое, в свою очередь, подается на ЦАП.

Для n-разрядного сумматора фазы (в большинстве DDS-систем значение n лежит в диапазоне от 24 до 32) существует 2n возможных значений фазы. Число М в регистре приращения фазы представляет собой величину, на которую текущее значение фазы увеличивается в каждом тактовом цикле. Если fc – частота синхронизации, то выходная частота синусоидального сигнала равна

Описанная выше базовая DDS-система представляет чрезвычайно гибкое решение с весьма высокой разрешающей способностью. Частота может быть мгновенно изменена без искажения фазы простым изменением содержимого М-регистра. Реальные DDS-системы сначала требуют выполнения последовательной или параллельной загрузки нового значения частоты во внутренний буферный регистр, который предшествует М-регистру с параллельным выходом. Это делается для минимизации числа выводов в микросхеме счетчика. После того, как новое слово будет загружено в буферный регистр, оно синхронно переносится в регистр приращения фазы, благодаря чему все разряды регистра приращения фазы одновременно изменяются. Число тактовых циклов, требуемых для загрузки регистра приращения фазы, определяет максимальную скорость, с которой можно менять выходную частоту.

.