Пакетный цикл

Обмен между процессором и памятью может осуществляться пакетными циклами. Стандартный пакет цикл состоит из четырёх передач, при каждой передаче передается количество байт, равное разрядности шины данных процессора. При пакетном обмене адрес ячейки процессор передает только для первой передачи, остальные адреса в пакете формирует контроллер ОП, либо интегральная микросхема.

Например пакетный цикл:

5-2-2-2

Цифры обозначают количество тактов системной шины, необходимое для передачи.

Первая передача цикла осуществляется за пять тактов; вторая, третья, четвертая передачи - соответственно за два такта.

Частота системной шины 100 МГц. Такт (Т)- это период.

50нс-20нс-20нс-20нс