Моделирование исследуемых схем на ЭВМ с применением пакета Multisim

В данной лабораторной работе комбинационные схемы на сумматорах исследуются моделированием их на ЭВМ с помощью пакета прикладных программ Electronics Workbench версии 6.2 (Multisim), а также в пакете Max+ Plus2.

При выполнении лабораторной работы используются полусумматоры, сумматоры и разрядные сумматоры.

Блок создаётся нажатием клавиш «CTRL» + «B».

Таблица 6.6 Таблица истинности полусумматора

Таблица 6.7 Таблица истинности одноразрядного сумматора

Таблицу истинности для микросхем можно получить сначала выделив её, а затем нажав клавишу F1.

Вам необходимо собрать схему согласно Вашему варианту. Провести моделирование. Получите таблицы истинности для схемы. Сумматоры берутся из библиотек, описанных в первой работе.

6.6 Порядок проведения работы в пакете MAX+plus II

В качестве примера приведем построение пороговой схемы 5/9. На входе будет единица, если на 5-ти или более входов будет единица.

Сумматоры в пакете MAX+plus II сдвоенные, т.е. два полных сумматора объединены в одной схеме. Это позволяет упростить построение.

Схема имеет номер 74183 (FULL ADDER) и находится в библиотеке mf.

В соответствии с порядком создания пороговой схемы, приведенном выше, получаем:

Рис. 6.61 Пороговая схема 5/9

Задаем входные сигналы. Для этого подаем последовательно единицу сначала на один вход, затем на два и т.д.:

Рис. 6.62 Входные сигналы

Запускаем компилятор, затем симулятор. Проводим анализ временных задержек между входами и выходом:

Рис. 6.63 Матрица задержек

Нажав в окне симулятора кнопку Open SCF, получаем результат работы схемы:

Рис. 6.64 Временные диаграммы

Из графика видно, схема срабатывает тогда, когда больше, чем на четырех входах сигнал высокого уровня (единица), что и требуется по заданию.